A Verilog to Factorio Compiler and Simulator (Working RISC-V CPU)
Ce dépôt fournit un outil qui convertit des fichiers Verilog en chaînes JSON de blueprints importables dans Factorio 2.0 et expose des API Rust et Lua. La finalité est de permettre aux joueurs de décrire et simuler des circuits combinatoires et d'offrir une API simple pour créer des designs manuellement. Le projet propose une interface web minimale, des instructions pour démarrer via conteneur de développement ou Docker, ainsi qu'une installation « bare metal » avec compilation de Yosys. La documentation et l'API Lua sont recommandées pour les débutants, et la CLI permet d'exécuter des scripts Lua, d'extraire des générations RTL et d'ajuster le flux Yosys. Des exemples incluent un processeur RISC‑V RV32IM fonctionnel, des rendus SVG de conceptions physiques (ROM, ALU), des simulations de bascule et des placements animés pour visualiser et tester les designs.