Clock-accurate FPGA replacement for NES PPU
Il décrit un remplacement FPGA bon marché et à horloge précise du PPU, obtenu par rétro-ingénierie. Le concepteur visait une alternative FPGA à bas coût au RGB-PPU, car le design d'origine nécessitait une carte à 4 couches coûteuse. La solution utilise une PCB double face de taille NESRGB et un FPGA Cyclone I EP1C3T100C8N en boîtier 100 broches, avec un DAC R2R discret et une gestion de couleur en six bits plus un bit d'accentuation par canal. Le prototype intègre trois palettes internes basculables par des jumpers, et peut supporter jusqu’à quatre palettes sans augmenter le nombre de pins FPGA utilisés. La documentation comprend des projets et des fichiers pour Lattice et Quartus, des instructions JTAG imposant le chargement du fichier jic et des informations sur les ressources utilisées par les CYCLONE I et le LCMXO2-1200H.