Assembly Hall of Shame
Le projet mesure le temps d'exécution extrême d'une seule instruction en recherchant le plancher absolu de la latence instructionnelle plutôt que l'optimisation des performances. Le classement recense des techniques qui exploitent des chemins lents (MMIO PCIe, registres MSR, assistances microcode, verrous, etc.) pour allonger artificiellement la latence d'instructions isolées. Le vainqueur actuel est fxrstor64 sur un AMD Ryzen 7 5800H, qui lit 512 octets d'état FPU depuis une région MMIO lente pendant que d'autres cœurs saturent le tissu PCIe, entraînant une latence mesurée d'environ 198 milliards de cycles (62 s). Le document détaille de nombreux autres cas marquants, notamment des lectures vmovdqu/mmio non alignées, des accès rdmsr/wrmsr très lents, des opérations provoquant des assistances microcode et des verrous croisés, avec score et stratégie pour chaque instruction. L'auteur précise des règles expérimentales strictes (une seule instruction chronométrée, pas d'interruptions ni d'émulation mesurée, plateformes en configuration stock) et signe la recherche Christopher Domas.