PlayStation Architecture
La console Sony intègre un System-on-Chip avec un cœur MIPS R3000A dérivé (CW33000) à 33,87 MHz, complété par le coprocesseur de contrôle système (CP0), le Geometry Transformation Engine (CP2) et le décodeur de macroblocs MDEC, mais sans unité virgule flottante matérielle. Le matériel comprend 2 Mo de RAM principale en EDO, 1 Mo de VRAM double-portée pour le GPU et 512 Ko de RAM pour le SPU audio, le tout connecté via un bus 32 bits et assisté par des contrôleurs DMA pour les périphériques gourmands. Le GPU unique effectue rasterisation, shading plat ou Gouraud et mapping affine sans filtrage (nearest neighbour), s’appuie sur une table d’ordonnancement logicielle plutôt qu’un Z‑buffer et affiche donc des artefacts tels que warping, scintillements et problèmes de sous‑pixel. L’SPU audio gère 24 canaux ADPCM à 44,1 kHz avec modulation de hauteur, FM, enveloppes ADSR et réverbération, tandis que le sous‑système CD inclut un DSP et un microcontrôleur séparé responsables du pilotage physique et des vérifications anti‑piratage basées sur la "wobble groove". Le BIOS en ROM expose des API et charge un noyau en RAM, Sony a fourni un SDK et des kits de développement (dont Net Yaroze) et les protections régionales et défauts initiaux du lecteur ont conduit à l’apparition de modchips et de mesures anti‑contournement logicielles.